

마이크로 칩 전기영동에 응용하기 위한 다결정 실리콘 층이 형성된 마이크로 채널의 MEMS 가공 제작

김태하 · 김다영* · 전명석[†] · 이상순*

한국과학기술연구원 환경 · 공정연구부 복잡유체연구실
136-791 서울시 성북구 하월곡동 39-1
*동덕여자대학교 응용화학과
136-714 서울시 성북구 월곡동 23-1
(2006년 5월 25일 접수, 2006년 7월 26일 채택)

MEMS Fabrication of Microchannel with Poly-Si Layer for Application to Microchip Electrophoresis

Tae-Ha Kim, Da-Young Kim*, Myung-Suk Chun[†] and Sang-Soon Lee*

Complex Fluids Research Lab., Environment and Process Div., Korea Institute of Science and Technology(KIST),
39-1, Hawolgok-dong, Seongbuk-gu, Seoul 136-791, Korea

*Dept. of Applied Chemistry, Dongduk Woman's Univ., 23-1, Wolgok-dong, Seongbuk-gu, Seoul 136-714, Korea
(Received 25 May, 2006; accepted 26 July, 2006)

요 약

본 연구에서는 유리(glass)와 석영(quartz)을 재질로 사용하여 MEMS(micro-electro mechanical systems) 공정을 통해 전기영동(electrophoresis)을 위한 microchip을 제작하였다. UV 광이 실리콘(silicon)을 투과하지 못하는 점에 착안하여, 다결정 실리콘(polycrystalline Si, poly-Si) 층을 채널 이외의 부분에 증착시킨 광 차단판(optical slit)에 의해 채널에만 집중된 UV 광의 신호/잡음비(signal-to-noise ratio: S/N ratio)를 크게 향상시켰다. Glass chip에서는 증착된 poly-Si 층이 식각 마스크(etch mask)의 역할을 하는 동시에 접합표면을 적절히 형성하여 양극 접합(anodic bonding)을 가능케 하였다. Quartz 웨이퍼에 비해 불순물을 많이 포함하는 glass 웨이퍼에서는 표면이 거친 채널 내부를 형성하게 되어 시료용액의 미세한 흐름에 영향을 미치게 된다. 이에 따라, HF와 NH₄F 용액에 의한 혼합 식각액(etchant)을 도입하여 표면 거칠기를 감소시켰다. 두 종류의 재질로 제작된 채널의 형태와 크기를 관찰하였고, microchip electrophoresis에 적용한 결과, quartz과 glass chip의 전기삼투 흐름속도(electroosmotic flow velocity)가 0.5와 0.36 mm/s로 측정되었다. Poly-Si 층에 의한 광 차단판의 존재에 의해, peak의 S/N ratio는 quartz chip이 약 2배 수준, glass chip이 약 3배 수준으로 향상되었고, UV 최대흡광 감도는 각각 약 1.6배 및 1.7배 정도 증가하였다.

Abstract – We developed two kinds of the microchip for application to electrophoresis based on both glass and quartz employing the MEMS fabrications. The poly-Si layer deposited onto the bonding interface apart from channel regions can play a role as the optical slit cutting off the stray light in order to concentrate the UV ray, from which it is possible to improve the signal-to-noise (S/N) ratio of the detection on a chip. In the glass chip, the deposited poly-Si layer had an important function of the etch mask and provided the bonding surface properly enabling the anodic bonding. The glass wafer including more impurities than quartz one results in the higher surface roughness of the channel wall, which affects subsequently on the microflow behavior of the sample solutions. In order to solve this problem, we prepared here the mixed etchant consisting HF and NH₄F solutions, by which the surface roughness was reduced. Both the shape and the dimension of each channel were observed, and the electroosmotic flow velocities were measured as 0.5 mm/s for quartz and 0.36 mm/s for glass channel by implementing the microchip electrophoresis. Applying the optical slit with poly-Si layer provides that the S/N ratio of the peak is increased as ca. 2 times for quartz chip and ca. 3 times for glass chip. The maximum UV absorbance is also enhanced with ca. 1.6 and 1.7 times, respectively.

Key words: MEMS Fabrication, Microchip Electrophoresis, Quartz, Glass, Poly-Silicon, Etching

[†]To whom correspondence should be addressed.
E-mail: mschun@kist.re.kr

1. 서 론

최근의 나노기술 및 바이오기술의 발달에 따라 미세종합분석시스템(micro total analysis system: μ TAS)에 대한 연구가 매우 활발하여 bio-MEMS 기술의 핵심적 기반이 되고 있다. μ TAS에서 높은 비중을 차지하고 있는 microchip electrophoresis는 극미량 시료의 처리, 빠른 분석시간, 비교적 간편한 조작 그리고 buffer 용액 소모의 최소화 등의 장점으로 새로운 분석기술로 크게 주목받고 있다[14]. 전기영동은 하전된 입자들이 분산되어 있는 현탁액에 가해진 전기장에 의한 입자운동 원리가 기본인데, microchip electrophoresis에 의한 분석대상 물질로는 단백질, DNA, 아미노산, 세포입자 등 다양하다. 더욱이 single-channel microchip의 연구는 물론이고, capillary array electrophoresis와 같이 부가적인 기능들을 가지고 있는 집적회로 역시 활발히 시도되고 있다[5].

Microchip electrophoresis에서 chip의 채널 소재로 glass나 quartz를 사용하면 UV 검출기를 도입할 수 있다. UV 검출기는 형광검출기 등과 같은 다른 방식에 비해 상대적으로 비용은 저렴하면서 조작은 비교적 간편한 장점이 있다. 그런데 UV 검출기를 채택한 microchip electrophoresis에서는 UV 광이 채널 이외의 부분에서는 차단되도록 하고 오로지 채널 부분에만 집중되게 하여 그 결과 peak의 검출세기를 높이는 기능을 갖도록 chip을 제작하는 연구가 필수적이다. 여기서 peak의 검출세기는 UV 광의 신호/잡음비(signal-to-noise ratio: S/N ratio)에 해당된다. 이와 관련하여 현재 상업적으로 제공되는 경우는, 채널기판(channel plate)과 reservoir 기판(reservoir plate) 사이에 Si/SiO₂ 층이 형성되어 일종의 광 차단판(optical slit) 역할을 할 수 있는 chip이 quartz 재질에만 국한하여 개발되어 있다[6, 7]. 이에 따라 광 차단판의 제작에 관한 심화 연구와 보다 다양한 재질의 chip에 대한 응용 확장에 관한 연구가 요구되고 있다.

본 연구에서는 식각 마스크(etch mask) 역할이 가능한 다결정 실리콘(poly-Si)을 선택하여 광 차단판을 형성시킨 glass와 quartz 재질의 두 종류 chip을 성공적으로 제작하는 MEMS 공정을 확립하였다. On-chip 방식의 소자제작에 있어 사용되는 대표적인 재질인 glass와 quartz를 비교해보면, UV-VIS-IR 투과도 범위가 quartz는 170~3500 nm로서 glass의 300~2200 nm보다 넓다. 이러한 quartz의 광학적 특성은 불순물이 적어서 UV 검출이 용이함은 물론이고, 보다 다양한 종류의 분석시료를 적용할 수 있다[8]. 반면에 chip 제작

과정에서 접합이 쉽지 않은 측면이 있다. Glass는 불순물인 Na₂O, CaO, MgO, Al₂O₃, Na, Li 등을 다량 포함하기 때문에 UV 검출 능력은 quartz에 비해 떨어진다. 한편, chip 제작과정에서 quartz에 비해 식각 속도는 빠르지만, 상대적으로 표면이 거친 채널 벽면을 형성하여 분석하고자 하는 시료용액의 미세한 흐름에 영향을 미친다. 이에 따라 본 연구에서는 식각액(etchant) 조성에 대한 최적조건을 도입하여 표면 거칠기를 크게 감소시켰다.

본 연구에서 시도한 poly-Si 층을 glass 기판에 도입한 chip의 제작은 이 분야에서는 아직 보고되지 않은 연구이다. 특히, glass에서 채널기판에 증착된 poly-Si 층은 HF에 의한 습식식각(wet etching) 과정에서 식각 마스크의 역할을 하는 동시에 채널기판과 reservoir 기판 사이에 접합표면을 효과적으로 형성하여 양극 접합(anodic bonding)을 가능하게 함을 규명하였다.

2. 마이크로 채널 제작(microchannel fabrication)

전기영동 검출 과정에서 발생하는 여러 종류의 미세한 교란을 제거하기 위해 불순물이 최소이고 양면이 잘 연마된 borosilicate 계열의 glass 웨이퍼(Pyrex 7740, Corning), quartz 웨이퍼(Semi Materials Co., 성남시) 그리고 실리콘 웨이퍼(LG-Siltron Inc., P-100)를 구입하였다. 이들 웨이퍼의 지름은 4 inch이고, 두께는 채널기판 용도에서는 0.5 mm, reservoir 기판 용도에서는 1 mm이다.

Fig. 1(a)는 채널 제작에 필요한 마스크 설계도로서, 채널폭은 10 μ m 이고 1개 chip의 크기는 가로와 세로가 3.5 cm와 1.25 cm이다. Fig. 1(b)는 reservoir 제작에 필요한 마스크 설계도로서, 1개의 chip에는 지름 2.23 mm인 4개의 reservoir와 아울러 지름 1.0 mm인 2개의 정렬 마크(alignment mark)가 위치한다. Pt 전극 증착을 위한 도면은 Fig. 1(c)에 나타내었다. 모든 설계도는 AutoCAD 2006을 이용하였고, 채널 설계도와 reservoir 설계도는 포토 리소그래피(photo lithography)에 사용하기 위해 필름 마스크를 제작하였다. 채널 및 마이크로 칩의 전체 제작과정을 종합하여 Fig. 2에 나타냈고, 각 단계별 과정은 다음과 같다.

2-1. Poly-Si층의 증착(deposition)

실리콘 증착에 앞서 웨이퍼를 Piranha 용액(H₂SO₄:H₂O = 1:3)에 10분 담가놓은 후 탈이온수에서 N₂ 기포를 이용하여 세척한다. 이




Fig. 1. Layout designs for fabricating (a) microchannel, (b) reservoir and align key, and (c) electrode.




Fig. 2. Fabrication process for the microchip with poly-Si layer.

어서 spin dryer에 10분 건조시킨 웨이퍼 위에 LPCVD(low pressure chemical vapor deposition, APEX Co., 충북 청원)로 poly-Si를 증착시킨다. 형성된 희생층은 산소 플라즈마 식각에 의해서만 제거되고, 나중의 습식식각 과정에서 HF에 의한 영향은 받지 않는다[9,10]. 일반적으로 poly-Si는 25~150 Pa의 낮은 압력과 약 600 °C 조건에서 화학기상증착이 되는데, 그 과정은 <I> 원료 기체의 반응기 내부로의 도입과 기상에서의 균일 분해반응, <II> 대류와 확산에 의한 화학종들의 기판 표면으로의 물질전달, <III> 필름 전구체(film precursor)들의 기판 표면에서의 흡착, <IV> 흡착된 필름 전구체의 기판에서의 표면확산 및 탈착, <V> 불균일 표면반응에 의한 박막 형성 및 휘발성 반응 생성물의 형성, <VI> 휘발성 반응 생성물의 탈착 및 기상으로의 이동에 의해 반응이 진행된다[10].

본 연구에서는 540 °C 와 250 mTorr (33 Pa)에서 silane (SiH_4) 기체를 50 sccm로 흘리는 조건으로, glass 웨이퍼는 150분간 진행하여 poly-Si를 5000 Å 두께로, quartz 웨이퍼는 80분간 진행하여 2,100~2,400 Å 두께로 증착시켰다. Silane 기체의 열분해 반응(즉, $\text{SiH}_4 \rightarrow \text{Si} + 2\text{H}_2$)에 의해, Si는 기판 표면에 흡착되고 수소기체는 탈착되어 날아가고 결국 웨이퍼 위에는 poly-Si가 형성된다.

2-2. 포토 리소그래피(photo lithography)에 의한 채널 패턴닝

다음 공정은 웨이퍼 위에 원하는 모양의 채널 패턴을 형성하는 단계이다. 감광제(photo resist, PR)의 특성을 이용하여, 원하는 패턴의 마스크를 사용하여 빛을 선택적으로 PR에 조사함으로써 마스크와 동일한 패턴을 형성하는 포토 리소그래피를 도입하였다. Positive PR의 경우는 종종 실리콘 웨이퍼 위에 접착이 어려운데, 이는 웨이퍼 위에 수분이 존재하는 경우에 더욱 심하므로 spin 코팅 이전에 수분을 제거한다. 또한 웨이퍼 표면은 친수화될수록 PR의 흡착력이 좋아지므로 hexamethyldisilazane(HMDS)를 도포해준다. S는 공기

중에서 항상 20~50 Å 두께의 얇은 native oxide로 덮여있어 HMDS의 Si-NH-Si 기와 반응하여 표면에서 강한 접합을 형성한다[11].

이어서, positive PR(AZ4620, Clariant Corp., Somerville, NJ)을 2,000 rpm으로 35초 동안 코팅시켜 10 μm 두께로 쌓은 후, hot plate로 110 °C에서 2분 30초 동안 soft bake 한다. Fig. 1(a)의 필름 마스크와 mask aligner(MA6, Karl Süss, Germany)를 이용하여 34 mW/cm²의 에너지로 40초씩 3번 노광시킨다. 현상액(developer)인 MIF 400 K로 현상시키고 탈이온수로 세척하면, 채널 부분이 식각되어 원하는 패턴이 형성된 웨이퍼를 얻는다. 현미경과 profilometer(Alpha Step 200, Tencor Instruments)를 이용하여 채널폭과 깊이를 측정하여 설정된 값이 얻어졌으면, 130 °C에서 3분간 hard bake한다. 이 때 설정된 채널폭은 약 10 μm이고 깊이는 약 10 μm이다.

2-3. 채널의 식각(etching)

2-3-1. 건식식각(dry etching)

Poly-Si의 건식식각을 하기 전에 웨이퍼 뒷면에 PVC UV 필름을 부착시키는데, 이는 RIE(reactive ion etching, 790 Series, Plasma-Therm Corp., Switzerland)에 의한 건식식각 과정에서 진공이 완벽하지 못함에 따른 웨이퍼 가장자리 부분에서의 불필요한 식각을 방지하기 위함이다. 만약 웨이퍼 뒷면의 poly-Si가 건식식각되면 후속 공정인 HF 습식식각에 노출되어 불량한 접합을 가져오게 된다.

RIE 공정에서는 진공 분위기에서 생성된 이온 및 라디칼의 계속적인 충돌과 전기적 인력에 의한 가속으로 재료 표면에 충돌하고 분자결합을 파괴하여 수천 Å~수 μm 두께를 깎아낸다[12, 13]. Fig. 3에 플라즈마에 의한 RIE 건식식각 공정을 나타내었다. 100 mTorr에서 SF_6 와 O_2 기체를 각각 20 sccm과 5 sccm으로 흘리면서 120 W를 10분 동안 가해 주었다. RIE의 경우는 물리적 식각과 화학적 식각이 동시에 일어나므로 채널은 완전히 비등방성(anisotropy) 형태가 아니다. 좀 더 비등방성 형태를 원한다면 낮은 압력과 높은 에너지에서 공정을 해야 하는데, 이같은 조건에서는 반응하는 분자들의 평균자유경로(mean free path)가 식각된 깊이보다 점점 커져 활성화된 비대전 입자들이 바닥 표면과 활발히 충돌하여 결국 채널의 벽면보다 더 많이 식각되기 때문이다. Poly-Si의 건식식각이 끝나면 탈이온수로 세척한다.




Fig. 3. Schematic of plasma etching process [10].

2-3-2. 습식식각(wet etching)

Glass와 quartz는 silica(SiO_2)로 구성되어 있다. Si는 HF이나 NH_4F 수용액에 의하여 잘 녹는데, 이는 F성분에 의해 Si가 용해되기 때문이다. 습식식각은 $4\text{HF}(\text{l}) + \text{SiO}_2(\text{s}) \rightarrow \text{SiF}_4(\text{g}) + 2\text{H}_2\text{O}(\text{l})$ 의 반응에 의한 것이다. Quartz는 HF 수용액(49 wt%)으로, glass는 불순물로 인한 표면 거칠어짐을 보완하기 위해 HF (49 wt%)와 NH_4F (40 wt%) 수용액을 1:1의 비율로 섞은 혼합 식각액으로 습식식각 하였다[9]. Profilometer로 측정한 식각속도는 glass와 quartz가 각각 $0.2 \mu\text{m}/\text{min}$ 와 $1 \mu\text{m}/\text{min}$ 로서, 일반적으로 알려져 있는 거동과 달리 glass 경우가 더 느렸는데, 이는 도입된 혼합 식각액의 조성 때문이다. 현미경으로 식각된 채널 깊이를 확인하면서 원하는 수치가 나왔으면 아세톤에 10분간 담가 PR을 제거하고, 4분간 초음파 세척하여 식각 후에 채널 상층부 입구에 일부 남아있는 poly-Si를 절단한다. PVC UV 필름은 mask aligner를 이용하여 $300 \text{ mJ}/\text{cm}^2$ 의 에너지를 조사하여 제거한다. Channel 부분에는 UV 광이 투과되어 peak를 검출해야 하므로 뒷면의 poly-Si도 이같은 방법으로 완전히 제거해준다.

3. 마이크로 칩 제작(microchip fabrication)

Fig. 2의 전체공정에 따라서 앞서 완성시킨 poly-Si 증착층과 채널부분이 형성된 채널기판을 reservoir 기판과 접합하여 microchip을 제작한다. Dry film resist(DFR)로 코팅한 후에 패터닝 과정을 거친 reservoir 기판에는 sand blast 기법으로 1개의 chip에 대해서 4개의 reservoir와 2개의 정렬 마크 구멍을 형성하였다[14].

3-1. Glass 웨이퍼의 양극 접합(anodic bonding)

Glass와 Si(poly-Si)의 양극 접합 기법의 기본은 glass 웨이퍼에 함유된 Na 및 Li 이온(Pyrex는 대략 3~5%의 Na 포함)들의 이동으로서, 온도를 높여주면 glass는 전도성 있는 고체 전해질이 되어 Na가 음극 방향으로 이동하면서 접합된다. Na의 이동 결과 glass와 실리콘의 경계면에 공간전하가 형성되고, 대부분의 전압강하는 이 공간전하 지역에 걸쳐 발생한다. Glass와 실리콘 사이의 높은 전기장은 정전기적 힘을 일으키고, 온도 상승으로 glass 표면과 실리콘 사이에 공유결합을 형성한다[15, 16]. Wafer bonder를 이용하여 hot plate를 360°C 로 가열하고 실리콘과 glass에 양극과 음극을 각각 연결하여 직류 power supply로 800 V 조건에서 30분간 $3 \text{ kg}/\text{cm}^2$ 압력을 가하여 실리콘 표면에 존재하는 결합이 끊긴 이온(+)이 glass의 산소이온(-)과 결합하게 하였다. 실험결과 불완전한 접합으로 생성되는 pin-hole 현상이 거의 없는 양호한 특성을 나타내었다.

3-2. Quartz 웨이퍼의 HF 접합

Quartz 웨이퍼의 경우는, PECVD(plasma enhanced chemical vapor deposition, 790 Series, Plasma-Therm Corp., Switzerland)를 이용하여 채널기판에 2분 30초간 SiH_4 와 N_2O 기체를 흘려 SiO_2 를 $1,000 \text{ \AA}$ 두께로 증착시켜 접합 표면을 형성한다. 채널기판과 reservoir 기판 사이에 HF 용액(0.5 wt%)을 주입하고, 정렬한 후에 wafer bonder(TPS-100A-AF-A, BNP Science, 경기도)를 이용하여 110°C 에서 $4 \text{ kg}/\text{cm}^2$ 의 압력으로 30분간 접합한다[7, 17, 18].

3-3. 전극 증착(electrode deposition)

Pt 전극을 스퍼터링(sputtering)하기 전에 전극이 증착될 부분을 화학공학 제44권 제5호 2006년 10월




Fig. 4. Photograph of the shadow mask.




Fig. 5. Schematic of DC sputtering of electrodes.

실리콘 웨이퍼 상에서 Nd:YAG 레이저로 뚫은 shadow mask를 Fig. 4와 같이 제작하였다. 직류 스퍼터링에 의한 전극 증착은 기체를 진공 chamber 안으로 주입하여 목표물질(target)인 Pt/Ti와 충돌시켜 플라즈마를 생성시킨 후 이를 기판에 코팅시키는 방법이다. 직류 스퍼터링은 전류량과 박막층의 두께가 거의 비례하므로 조절이 쉽고 박막층이 매우 균일하고 높은 에너지 공정으로서 증착강도가 높다는 장점이 있다[10].

본 연구에서는 Fig. 5와 같이 목표물질을 음극으로 기판을 양극으로 하였고 불활성 기체인 Ar를 사용하였다. 직류전원을 인가하면 주입된 Ar 기체는 음극 쪽에서 방출된 전자와 충돌하여 이온화된다. 이때 Ar이 전자를 방출하면서 에너지가 방출되고, glow discharge가 발생하여 이온과 전자가 공존하는 보라빛의 플라즈마를 보인다. 플라즈마내의 Ar^+ 이온은 큰 전위차에 의해 음극 방향으로 가속되어 목표물질의 표면과 충돌하면, 중성의 원자들이 튀어나와 기판에 박막층을 형성한다. 실험방법은 세척한 웨이퍼 기판을 장착하고 chamber 내부가 7 mTorr에서 Ar 기체를 주입한 후 100 W의 전원을 인가한다. Pt의 증착성을 높이기 위해 먼저 Ti를 20 nm 두께로 증착시킨 후 Pt를 500 nm 두께로 증착시킨다. 증착 속도는 $10 \text{ nm}/\text{min}$ 이고 상온에서 진행하였다.

4. 결과 및 고찰

Fig. 6은 혼합 식각액에 의해 완성된 웨이퍼를 Nd:YAG 레이저로




Fig. 6. Close-up view of the microchip for electrophoresis, where cross-sectional view is taken along A-A'.




Fig. 7. SEM images of the channel plate obtained by wet etching with HF (49 wt.%) etchant: (a) cross-section of the quartz channel, (b) cross-section of the glass channel, (c) bottom surface of the quartz channel, (d) bottom surface of the glass channel.

절단하여 제작한 microchip이다. Microchip의 채널 구조는 시료에 대한 전기영동 성능에 영향을 끼치는 중요한 요인이다. FE-SEM (field emission scanning electron microscope, S-4700, Hitachi) 관측으로 완성된 microchip의 채널 형태와 크기를 Fig. 7과 같이 비교하였다. 여기서는, glass chip과 quartz chip 모두 HF 용액으로 습식식각 하였기 때문에 기본적으로 채널의 단면 형태는 등방성(isotropy)인데, quartz chip이 좀 더 비등방성인 사다리꼴을 나타내었다. 이는 HF 용액에 의한 습식식각에서 채널의 깊이 방향 대 폭 방향의 식각




Fig. 8. SEM images of side-wall and bottom surfaces of the glass channel obtained by using two different etchants: (a) HF only and (b) mixed of HF and NH_4F .

속도 비율이 glass에서는 1.09:1이고, quartz에서는 0.83:1인 측정 결과로 예측되는 사실이다. 한편, 채널의 바닥 표면은 불순물을 많이 포함한 glass의 경우가 좀 더 거친 상태임을 볼 수 있다. 채널 크기는 quartz chip은 상부 채널폭이 135 μm 이고 깊이는 50 μm 이었다. Glass chip에서는 HF 용액만으로 식각한 경우는 채널폭 146 μm , 깊이 61 μm 이고, HF와 NH_4F 의 혼합 수용액으로 식각한 경우는 채널폭 117 μm , 깊이 49 μm 이었다.

일반적으로 glass의 경우는 포함된 불순물 때문에 식각과정 중에 발생하는 pin-hole과 같은 현상으로 후속 공정인 접합과정에서 표면이 거친 채널 내부를 형성하여 시료 및 buffer 용액의 미세한 흐름에 영향을 미치게 된다. 이를 개선하기 위한 HF(49 wt%)와 NH_4F (40 wt%)의 혼합 식각액에서, HF는 oxide 식각에 직접관여를 하며 NH_4F 는 식각속도를 조정하여 균일성을 좋게 하는 완충용액의 역할을 한다. 즉, $\text{HF} \rightarrow \text{H}^+ + \text{F}^-$ 에서 낮아진 pH를 $\text{NH}_4\text{F} \rightarrow \text{NH}_4^+ + \text{F}^-$ 의 과정에서 보충하는 물론, HF에 약한 PR을 습식식각이 끝날 때까지 온전하게 보호해준다. Fig. 8에서 기존의 HF 용액과 혼합 식각액으로 새로이 시도한 마이크로 채널 내부의 표면 상태를 SEM 관측으로 비교하였다. 후자의 경우에 식각속도는 0.2 $\mu\text{m}/\text{min}$ 으로 저하되었지만 채널 벽면은 물론이고 바닥면에서 매끄러운 표면상태를 보여 주고 있다. Microchip electrophoresis의 실제적인 응용측면에서 보면, 극미량의 시료 분석 성능을 더욱 향상시키기 위한 채널내부 표면상태의 물리적, 화학적 제어에 관한 연구가 중요한 비중을 갖고 있다.

제작된 glass chip과 quartz chip의 기본적인 분석성능을 확인하기 위해 microchip electrophoresis(MCE2010, Shimadzu Corp., Japan)에서의 neutral marker에 대한 전기삼투 흐름속도(electroosmotic flow velocity)를 비교하였다. Buffer 용액인 Tris 50 mM은 pH 10.7로 동일하였고, 전기장은 500 V와 5~10 μA , neutral marker로는 benzyl alcohol을 사용하였다. Fig. 9에 얻어진 바와 같이, quartz chip이 glass chip에 비해 UV 흡광 감도가 더 우수하고, 아울러 빨리 검




Fig. 9. Electropherograms and gel images for the electroosmotic flow of benzyl alcohol in the channel of (a) quartz chip and (b) glass chip.

Table 1. The change of peak properties according to an existence of the optical slit with poly-Si layer

Peak Properties	Quartz Chip		Glass Chip	
	Without Optical Slit	With Optical Slit	Without Optical Slit	With Optical Slit
S/N Ratio	2.7~3.5	6.1~6.7	5.5~6.6	15~23
Max. UV Absorbance (mAbs)	188 ± 3	295 ± 5	118 ± 4	195 ± 5

출되었다. 여기서 UV 최대흡광 감도는 quartz chip과 glass chip이 각각 295 ± 5 mAbs와 195 ± 5 mAbs이고, 전기삼투 흐름속도는 quartz chip과 glass chip에서 각각 0.5 mm/s와 0.36 mm/s로 산출되었다. 한편, peak 특성치에 대해서 poly-Si 층의 광 차단판이 없는 경우와의 비교결과를 Table 1에 정리하였다. 광 차단판의 존재에 의해서 S/N ratio는 quartz chip이 약 2배 수준으로 glass chip이 약 3배 수준으로 향상된 것으로 나타난다. 아울러 UV 최대흡광 감도는 약 1.6 및 1.7배 정도로 각각 증가하였음을 알 수 있다.

5. 결 론

UV 검출 방식의 microchip electrophoresis에 응용 가능한 glass와 quartz 재질의 microchip을 poly-Si 증착, 습식 및 건식식각, 접합과정을 포함하는 MEMS 공정에 의해 제작하였다. Si/SiO₂ 층을 도입하였던 기존연구와는 달리 본 연구에서 채널기판과 reservoir 기판 사이에 형성시킨 poly-Si 층은 광 차단판의 역할은 물론이고 식각 마스크와 접합표면으로서의 중요한 기능도 제공하였다. 특히, 광 차단판의 역할은 UV 광의 S/N ratio와 흡광 감도를 향상시켜 전기영동 분석 성능에 결정적으로 작용한다. 기존의 연구에서는 다루어지지 않은 glass chip의 경우는 양극 접합이 용이한 반면에 거친 채널 표면을 갖는데, 본 연구에서는 혼합 식각액을 도입하여 이를 개선하였다. Quartz chip은 Glass chip의 경우에 비해 채널내부의 표면은 매끄러웠지만 접합 특성은 좋지 못하였다. 한편, 두 종류의 chip에 대한 전기삼투 흐름속도의 측정에서 microchip electrophoresis에의 적용 가능성이 확인되었고, quartz chip이 glass에 비해 UV 광의 흡광 감도가 우수하였다. Peak 특성을 대변하는 S/N ratio와 흡광 감도에 대한 정량적인 비교를 통해서, poly-Si 층으로 구현되는 광 차단판이 분석성능의 향상에 직접적으로 기여함을 제시하였다.

감 사

본 연구는 MEMS 가공제작 연구에 관한 한국과학재단 특정기초 연구사업(R01-2004-000-10944-0)과 μ TAS 연구에 관한 KIST 핵심 역량심화연구사업(2E19570)의 지원으로 수행되었습니다.

참고문헌

- Harrison, D. J., Manz, A., Fan, Z., Ludi, H. and Widmer, H. M., "Capillary Electrophoresis and Sample Injection Systems Integrated on a Planar Glass Chip", *Anal. Chem.*, **64**, 1926-1932(1992).
- Dolnik, V., Liu, S. and Javanovich, S., "Capillary Electrophoresis on Microchip", *Electrophoresis*, **21**, 41-54(2000).
- Reyes, D. R., Iosifidis, D., Auroux, P.-A. and Manz, A., "Micro Total Analysis Systems. 1. Introduction, Theory, and Technology", *Anal. Chem.*, **74**, 2623-2636(2002).
- Nguyen, N.-T. and Wereley, S. T., *Fundamentals and Applications of Microfluidics*, Artech House, Boston(2002).
- Zhang, L., Dang, F. and Baba, Y., "Microchip Electrophoresis-based Separation of DNA", *J. Pharm. Biomed. Anal.*, **30**, 1645-1654(2003).
- Nakanishi, H., Nishimoto, T., Arai, A., Abe, H., Kanai, M., Fujiyama, Y. and Yoshida, T., "Fabrication of Quartz Microchip with Optical Slit and Development of a Linear Imaging UV Detector for Microchip Electrophoresis Systems", *Electrophoresis*, **22**, 230-234(2001).
- Nakanishi, H., Nishimoto, T., Nakamura, R., Yotsumoto, A., Yoshida, T. and Shoji, S., "Studies on SiO₂-SiO₂ Bonding with Hydrofluoric Acid. Room Temperature and Low Stress Bonding Technique for MEMS", *Sens. Actuators A*, **79**, 237-244(2000).
- Kroschwitz, J. I. and Howe-Grant, M. (Ed.), *Encyclopedia of Chemical Technology: Vol. 22. Silicon Compounds to Succinic Acid and Succinic Anhydride*, 4th ed., John Wiley & Sons, New York(1997).

9. Faust, J. W. and Palik, E. D., "Study of the Orientation Dependent Etching and Initial Anodization of Si in Aqueous KOH," *J. Electrochem. Soc.*, **130**, 1413-1420(1983).
10. Madou, M. J. (Ed.), *Fundamentals of Microfabrication: The Science of Miniaturization*, 2nd ed., CRC Press, New York(2002).
11. Lin, C.-H., Lee, G.-B., Lin, Y.-H. and Chang, G.-L., "A Fast Prototyping Process for Fabrication of Microfluidic Systems on Soda-lime Glass," *J. Micromech. Microeng.*, **11**, 726-732(2001).
12. Schwartz, B. and Robbins, H., "Chemical Etching of Silicon-; A Temperature Study in the Acid System," *J. Electrochem. Soc.*, **108**, 365-72(1961).
13. Chun, M.-S., Shim, M. S. and Choi, N. W., "Fabrication and Validation of a Multi-channel Type Microfluidic Chip for Electrokinetic Streaming Potential Devices," *Lab Chip*, **6**, 302-309(2006).
14. Diepold, T. and Obermeier, E., "Smoothing of Ultrasonically Drilled Holes in Borosilicate Glass by wet Chemical Etching" *J. Micro-mech. Microeng.*, **6**, 29-32(1996).
15. Anthony, T. R., "Dielectric Isolation of Silicon by Anodic Bonding" *J. Appl. Phys.*, **58**, 1240-1247(1985).
16. Kim, M.-S., Cho, S. I., Lee, K.-N. and Kim, Y.-K., "Fabrication of Microchip Electrophoresis Devices and Effects of Channel Surface Properties on Separation Efficiency," *Sens. Actuators B*, **107**, 818-824(2005).
17. Sayah, A., Solignac, D., Cueni, T. and Gijs, M. A. M., "Development of Novel Low Temperature Bonding Technologies for Microchip Chemical Analysis Applications," *Sens. Actuators A*, **84**, 103-108(2000).
18. Nakanishi, H., Nishimoto, T., Kanai, M., Saitoh, T., Nakamura, R., Yoshida, T. and Shoji, S., "Condition Optimization, Reliability Evaluation of SiO₂-SiO₂ HF Bonding and its Application for UV Detection Micro Flow Cell," *Sens. Actuators A*, **83**, 136-141 (2000).